. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Projekt digitálního osciloskopu s FPGA
22. ledna 2010 - 8:01 | Pandatron | Projekt digitálního osciloskopu s FPGA | Komentářů: 3  

Projekt digitálního osciloskopu s FPGA

Vytvoření digitálního osciloskopu na FPGA je hlavním cílem projektu, majícího za cíl minimalizovat počet vnějších obvodů.

Použití obvodu FPGA (Field-programmable gate array) bylo zvoleno z důvodu výrazného snížení času vývoje a dosažení vysoké vzorkovací frekvence požadovaného digitálního osciloskopu. Digitální osciloskopy jsou přitom velmi žádané především pro jejich velkou šířku pásma při schopnosti spouštění (triggeru) na jakémkoliv stavu. Dále je to pro jejich real-time DSP operace, schopné nabídnout i pokročilou analýzu nasnímaných dat a schopnost uchování i velkého množství dat v rychlé vyrovnávací paměti. Díky tomu mohou digitální osciloskopy poskytnout velký rozsah historie a pipeline informace, které mohou být libovolně i zpětně digitálně zpracovány a filtrovány.

Sigma-delta je jednou z nejjednodušších topologií pro analogově-digitální převodníky (ADC), kde výstupem je časově orientovaný, jednobitový bitstream, za kterým musí následovat digitální filtrace a paralelizace dat. Nejrychlejší čipy jsou běžně dostupné do 10 Mbps v provedení SOIC, kde největší omezení vzniká právě na velikosti pouzdra. Pro zajištění základní izolace vstupních kanálů byl zvolen obvod AD7401 - Izolovaný sigma-delta modulátor.


Obr. 1: Vnitřní blokové schéma obvodu AD7401

Filtrovaný signál, převedený na 16-bitové slovo je dále triggerován na vyrovnávací paměť RAM M4K, taktéž realizované ve struktuře FPGA. Odtud putuje již přímo do obrazové paměti SRAM a na VGA výstup. Na následujícím obrázku je uveden blokový digram digitálního osciloskopu.


Obr. 2: Blokový diagram digitálního osciloskopu

Více informací o samotném projektu i jednotlivých bloků realizovaných ve struktuře FPGA naleznete na stránce http://instruct1.cit.cornell.edu/..

Odkazy & Download:
FPGA Digital Oscilloscope
DSO that interfaces with RS232
DSO FAQ
Analog Devices AD7401 Datasheet
Download Verilog Code







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk

Komentáře (3):

Zobrazit starší 30 dnů (3)...



Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
RTL SDR-3+
Nová generace moderních, snadno použitelných RTL SDR přijímačů vychází z vynikajících vlastností obvodů R820T.
Skladem od 1490 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007