. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Optimalizace výkonu SAR ADC správným návrhem PCB
2. dubna 2013 - 06:00 | Matthias Taenzer | Optimalizace výkonu SAR ADC správným návrhem PCB | Komentářů: 11  

Optimalizace výkonu SAR ADC správným návrhem PCB

Následující článek obsahuje užitečné informace pro optimální návrh desky s plošnými spoji, obsahující rychlý analogově-digitální (ADC) konvertor s postupnou aproximací.

Získání očekávaného výkonu z rychlých ADC je často náročný úkol, neboť je ovlivněn řadou faktorů. Správná volba externích komponent, jejich umístění a orientace může silně ovlivnit linearitu, zisk, offset a šum přidaný k ADC či dokonce jeho vstupnímu signálu, který může být zkreslován. Přitom stačí přidat návrhu jen několik kroků, které ve svém důsledku pomohou zabránit znehodnocení výsledků konverze ADC. Následující článek obsahuje užitečné informace pro optimální návrh desky s plošnými spoji, přičemž jako příklad využívá obvodu ADS8556 od Texas Instruments.

Základní aspekty
ADC s rozlišením 16 bitů a více vyžaduje již velice pečlivé provedení spojů, kdy jen to umožňuje dosažení očekávaného výkonu pro měření kupříkladu kvality energie, více-osého motoru nebo čistě průmyslový sběr dat. Vedle čistě vstupního signálu, může výsledek konverze vážně poškodit rovněž i referenční napětí a samozřejmě i napájecí napětí. Správné oddělení napájení, země a vedení signálů může pomoci zvýšit výkon systému. Vzhledem ke složitosti obvodu ADS8556 s 6 kanály, interní referencí a vysokonapěťových vstupů, může být tento využit jako dobrý příklad i pro jiné, méně složité obvody. Následující kroky ukazují různá opatření, potřebná k zamezení zbytečných chyby převodu i identifikaci různých způsobů, kterými může být zkreslení způsobeno při neodborném návrhu layoutu.

1. krok: Optimalizace vedení reference
Vstup napěťové reference je nejkritičtější signálová cesta v rychlé ADC aplikaci. Musí zajistit naprosto konstantní hodnotu napětí s přesností plných 16 bit a to minimálně do poloviny cyklu konverze. Krom toho šum, zkreslení a offset na tomto pinu mají přímý vliv na kvalitu výsledku konverze. ADS8556 obsahuje interní zdroj referenčního napětí, poskytující pevný signál pro každý ze tří kanálových párů.


Obr. 1: Zjednodušený blokový diagram ADS8556 - kompletní blokový diagram

Volitelně však může být použit externí zdroj referenčního napětí, přičemž interní referenční obvod bude vypnut. V obou případech je nutný externí oddělovací kondenzátor CRefExt k zajištění dostatečného množství energie pro nabití vnitřních kapacit během následného procesu konverze. To znamená, že velikost CRefExt je určena velikostí vnitřní kapacitní zátěže. Za předpokladu, že pokles napětí během jednoho cyklu konverze tconv musí být menší než 0.5LSB, lze vnější blokovací kondenzátor vypočítat podle vzorce CRefExt 2(n+1).Ctot. Přičemž Ctot představuje celkovou vnitřní CDAC kapacitní zátěž a n je počet bitů.

K vyrovnání krátkodobých poklesů napětí jsou využívány tzv. referenční buffery, dostupné buď v interním nebo externím provedení. Ty poskytují proud pro dobití blokovacích kondenzátorů a zároveň udržují Vref s požadovanou přesností (např. LSB / 4 nebo LSB / 8). Na základě těchto úvah musí referenční buffer splňovat následující požadavky na šířku pásma pro účinné vyrovnání:

V případě, že je pro řízení referenčního vstupu využit externí buffer, je potřeba vzít do úvahy nejen blokovací kapacitu, ale i odpor výstupu bufferu do kondenzátoru a dále i vlastnosti referenčního vstupu ADC.

Proud, tekoucí přes odpor spoje mezi výstupem bufferu a kondenzátorem, vytváří závislý úbytek napětí, který by mohl mít za následek závažné chyby INL. To znamená, že maximální úbytek napětí přes tento odpor musí být rovněž nižší než 0.5LSB. Maximální proud z výstupu bufferu lze určit podle následující rovnice, která rovněž poskytuje informaci o maximální hodnotě odporu spoje, který lze v systému ještě tolerovat.

Pro ADS8556 musí být tento sériový odpor nižší než 1,2 s tconv = 2 µs, Ctot = 40 pF a 2,5 V referenčního napětí. Odpor mezi kondenzátorem a referenčním vstupem je méně kritický, pokud je zajištěna jeho stálost do poloviny konverzního cyklu. Citlivost systému s ohledem na možnost odchylky referenčního napětí, jak bylo vysvětleno výše, vyžaduje kvalitní návrh desky s plošnými spoji - PCB (printed circuit board).

Uvnitř obvodu je referenční zem navržena tak, aby byla tzv. 'current free', tedy aby jí neprotékal žádný proud. Toto řešení zajišťuje stabilní a čistý potenciál země bez jakéhokoliv šumu, špiček nebo napěťového offsetu, způsobeného DC proudy, což by vždy vedlo k chybě zisku. Každý pin, náležející napěťové referenci obvodu ADS8556, má i svůj přidružený pin referenční země (viz příslušný datasheet str. 13). Pro nejlepší účinnost externího kondenzátoru musí být tento umístěn přímo mezi tyto dva piny, které náleží k sobě. Nesprávné uzemnění referenčního kondenzátoru bude mít za následek nečekaně vysokou chybu DNL, projevující se špičkami, jak je znázorněno na obrázku 2.


Obr. 2: Špičky v DNL způsobené nesprávně uzemněným kondenzátorem (v LSB)

Kromě těchto problémů s uzemněním mají i veškeré ostatní chyby na referenčním vedení zásadní vliv na chybu linearity konverze, jak je znázorněno na obrázku 3. Na pozitivní a negativní výchylce plného rozsahu, kdy dochází k nejvyššímu zatížení referenčního zdroje, je chyba DNL patrná v charakteristickém trubkovém tvaru. V této souvislosti je potřeba vzít v úvahu rovněž i parazitní indukčnost a její projevy. Vysoce kvalitní keramické kondenzátory jsou však dostupné s nízkou indukčností a nízkým ESR. Jejich umístění co nejblíže k pinům obvodu napomáhá udržovat i další parazitní hodnoty na nízké úrovni.


Obr. 3: Typický průběh DNL chyby, způsobený problémem na referenčním spoji (v LSB)

Návrh motivu PCB musí vždy začínat rozložením referenčních vodičů a umístěním příslušných externích komponent. Nejdůležitější je umístění blokovacích kondenzátorů co nejblíže k výrobcem definovanému páru referenčních pinů a souvisejících zemí. Referenční napětí je zde třeba považovat za diferenciální napětí, nacházející se mezi těmito dvěma piny, neboť je to i způsob, jakým ADC pracuje s referenčním signálem interně.


Obr. 4: Příklad návrhu umístění blokovacích kondenzátorů na referenčních vstupech

Jen stabilizace referenčního napětí, aniž by se odpovídajícím způsobem zajistil i zemní signál, bude příčinou omezeného výkonu ADC. V návrhu PCB by měl být signál země vždy připojen ke kondenzátoru dříve, než dojde k připojení ke společné zemní ploše (viz obr. 4).

V tomto případě bude mít každé zvlnění na společné zemi vliv jak na referenční napětí, tak i referenční zem shodným způsobem, což bude mít společným působením nulový vliv na hodnotu referenčního napětí a tím i vlastní konverzi. V důsledku toho je potřeba vést jednotlivé spoje odděleně a to i umělé země i přesto, že se nacházejí vedle sebe. Podobně, aby se předešlo rozdílům mezi kanálovým párem, musí být i přívody externího referenčního napětí vedeny od zdroje zcela odděleně.

V případě, že PCB má komponenty osazené z obou stran a blokovací kondenzátor musí být umístěn z opačné strany desky, měl by být umístěn pod piny, přímo napojen na patřičný prokov.

2. krok: Řádné oddělení a uzemnění napájecího napětí
Chcete-li snížit jakýkoli vliv zarušených digitálních obvodů na citlivou analogovou část aplikace, mělo by zde být zajištěno kvalitní oddělení. Jedním z možných opatření je přítomnost dvou fyzicky oddělených půdorysů na PCB. Na vícevrstvých deskách mohou být účinné i samostatné zemní vrstvy.

Všechny komponenty, které jsou určeny pro ADC (blokovací kondenzátory, vstupní signálové obvody, filtry), musí být na analogové desce vázány na umělou zem, zatímco všechny digitální obvody (DSP, buffery, budiče sběrnic), musí být striktně připojeny jen k digitální zemní ploše. Inteligentní rozložení pinů obvodu ADS8556 umožňuje snadné oddělení těchto dvou zemí tak, jak je znázorněno na obrázku 5.


Obr. 5: Návrh PCB s oddělenými zemními plochami

Obě zemní plochy musí být spojené, aby se zabránilo rozdílu napětí, což by vedlo ke vzniku toku nežádoucích proudů a následnému značnému zkreslení měřeného signálu. Tato situace se obvykle řeší vytvořením jednoho bodu, kde jsou obě země spojené. Tím je zaručeno, že proudy mohou procházet pouze tímto předdefinovaným bodem a žádnou "zkratkou" přes citlivé analogové prvky.

Patřičný čas by měl být rovněž vynaložen i výběru správného typu blokovacích kondenzátorů. Obvykle užívané kombinace menších a větších velikostí kapacit (např. 100nF a 10uF) jsou i zde vhodné, ovšem tato 'standardní konfigurace' nemusí být vždy zcela ideální pro aktuální požadavky daného systém. Málo výkonné blokování způsobuje šum a poruchy v napájecích vedeních, které se přičítají ke vstupnímu signálu. To samozřejmě vede k výraznému snížení AC-výkonu (SNR a THD).

Vždy by rovněž mělo být uváženo, zda hodnota kapacity není příliš frekvenčně závislá. To se projevuje relativně konstantní hodnotou na nízkých frekvencích, ovšem vzhledem k hodnotě parazitní indukčnosti může být skutečná kapacita na vyšších frekvencích i výrazně odlišná. Každý kondenzátor bude mít nejnižší impedanci na určité frekvenci (self-resonant frequency), kde poskytuje nejlepší blokování nežádoucích signálů [3]. Proto prakticky nelze zajistit kvalitní blokování více frekvencí s použitím jediného kondenzátoru. Při použití pouze keramických kondenzátorů ve spodním kmitočtovém pásmu (<100 MHz), může být ekvivalent jednoho kondenzátoru použit místo kombinace kondenzátorů. Výrobci kondenzátorů jsou schopni poskytnout podrobné informace o vlastnostech svých produktů, vedoucích k přesnému určení správného řešení.

Rovněž se ujistěte, že blokovací kondenzátory mají nízkou indukčnost a nízký ekvivalentní sériový odpor (ESR). Všechny blokovací prvky daného napájení by měly být umístěny co nejblíže k odpovídajícím pozitivním pinům, avšak jen tak, aby nebyla ohrožena funkce kondenzátorů na referencích. Obrázek 6 ukazuje příklad rozmístění blokovacích kondenzátorů v okolí ADS8556. V tomto případě jsou kondenzátory umístěny přímo pod příslušné piny. Kondenzátory jsou k pinům připojeny vždy jako první a až poté jsou spoje vedeny do společné země.


Obr. 6: Příklad návrhu rozmístění blokovacích kondenzátorů

3. krok: Zajištění čistého vstupního signálu
Před analogové vstupu ADC jsou obvykle zařazeny operační zesilovače pro zajištění požadovaného proudu a udržení hodnoty napětí po celou dobu konverze. Výběr vhodného budicího operačního zesilovač je zcela samostatnou kapitolou. Pokud jde o výkon, šum a vlastnosti offsetu, je možné doporučit obvodu OPA211 od Texas Instruments, který splňuje všechny požadavky nezbytné k zajištění vysoké kvality vstupního signálu.

Šum je jedním z hlavních zdrojů ovlivňujících výsledky konverze ADC. Vedle vnitřních zdrojů šumu, se kterými je ADC spojeno samo o sobě, přijímá převodník rovněž i šum, který je přítomen na jeho vstupu. Jednou z možností jeho efektivního omezení je úprava vstupu na požadovanou šířku pásma. To znamená, že realizace vstupního filtru typu dolní propust prvního řádu je vždy doporučenou úpravou vstupního signálu.

Třetím krokem je vhodné rozmístění prvků úpravy vstupního signálu na PCB. Návrh těchto obvodů by neměl ohrozit ideální vedení referenčního a napájecího napětí a jejich blokování. V ideálním případě by měl být kondenzátor RC filtru, nacházející se na vstupu ADC, spojen s referenční zemí. Výběr komponent v signálové cestě samozřejmě silně ovlivňuje kvalitu vstupního signálu, přiváděného na ADC. V závislosti na kvalitě zvolených kapacit se celkové harmonické zkreslení může lišit až o 20 dB. Je tedy doporučeno používat výhradně kvalitu NP0.

Reference:
[1] Product Datasheet ADS8556 (SBAS404A , August 2009)
[2] The Influence of the Reference Design on the Linearity of SAR ADC’s (Frank Ohnhaeuser, Saeid Jannesari, Mario Huemer), Electronic Components, Russia, 064/2008
[3] How (not) to Decouple High-Speed Operational Amplifiers; Bruce Carter (SLOA069, Application Report, September 2001)

Autor: Matthias Taenzer, Precision Analog / Nyquist ADC







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk
Příbuzné články:
Metodika návrhu plošných spojů I – Úvod
Metodika návrhu plošných spojů II –Návrh plošného spoje
Metodika návrhu plošných spojů III – Vedení spojů a finální úpravy
Metodika návrhu plošných spojů IV – Generování technologických dat
Metodika návrhu plošných spojů V – Technologie výroby plošných spojů
Metodika návrhu plošných spojů VI – Technologie výroby plošných spojů
Metodika návrhu plošných spojů VII – Povrchová montáž
Metodika návrhu plošných spojů VIII – Součástky pro povrchovou montáž
Metodika návrhu plošných spojů IX – Pájení SMD
Metodika návrhu plošných spojů X – Vlastnosti plošných spojů
Metodika návrhu plošných spojů XI – Vlastnosti plošných spojů
Metodika návrhu plošných spojů XII – Vlastnosti plošných spojů
Metodika návrhu plošných spojů XIII – Vlastnosti plošných spojů
Metodika návrhu plošných spojů XIV – Kapacitní zátěž a přeslechy
Metodika návrhu plošných spojů XV – Zatížení vodičů na plošném spoji
Metodika návrhu plošných spojů XVI – Elektromagnetická kompatibilita
Metodika návrhu plošných spojů XVII – Elektromagnetická kompatibilita
Metodika návrhu plošných spojů XVIII – Normy EMC
Metodika návrhu plošných spojů XIX – Elektromagnetické pole
Metodika návrhu plošných spojů XX – Součástky a EMC
Průvodce návrhem rozraní HDMI - 1.díl
Průvodce návrhem rozraní HDMI - 2.díl
Optimalizace výkonu SAR ADC správným návrhem PCB

Komentáře (11):

Zobrazit starší 30 dnů (11)...



Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
SDR-5+ HF receiver - All Mode Softwarový přijímač
Digitální softwarový přijímače SDR-5+ je již pátou generací špičkových produktů naší společnosti. Jedná se o All Mode Receiver s integrovaným generátorem, dvěma anténními vstupy a VCO vstupem s frekvenčním rozsahem 0 až 100 MHz.
Skladem od 2550 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007