. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Minimalizace vlivu skokových změn dV/dt v napájecím zdroji - část 2

Minimalizace vlivu skokových změn dV/dt v napájecím zdroji - část 2

V následujícím článku si přiblížíme problémy skokových změn rozdílu napětí dV/ds v synchronních napájecích zdrojích a ověříme si účinky možných řešení.

Simulace chování tranzistoru MOSFET
Začněme tedy simulací tranzistoru a porovnáním získaných hodnot s výsledkem praktického měření. Cílem tohoto kroku je praktická ukázka mechanismů a technik, jak se s nimi lze jednoduše vyrovnat. Naším zájmem bude jeden vybraný tranzistor MOSFET v pouzdru SO-8 od dodavatele X, který nám výborně poslouží jako základní referenční bod.

První praktický problém se nám však objeví hned na začátku. Z nabídky našeho dodavatele si vybereme cenově zajímavý produkt, avšak pohledem do technické specifikace rázem zjistíme, že zde nejsou uvedené prakticky žádné pro nás jinak důležité parametry. Jde především o velikosti parazitních kapacit a vůbec celá sekce dynamických parametrů často chybí. Nicméně pro jejich získání můžeme poměrně snadno použít extrakci z grafu typických hodnot. Přitom bychom však neměli zapomínat na to, že hodnota kapacit je závislá na velikosti napětí VDS. S ohledem na příklad napájecího zdroje nás zajímají hodnoty při maximálním napětí na pinu Drain, které je 8V. Pro toto napětí odečteme například hodnoty: Ciss = 775pF, Crss = 175pF a Coss = 225pF. Podle rovnice 7 pak můžeme získané parametry snadno přepočítat pro náš základní model.

Rovnice 7: Převod reverzní výstupní a vstupní kapacity na Cdg, Cds and Cgs.

Na druhé straně existuje i celá řada dalších parametrů, které je třeba vzít v úvahu. Jedním z nich je i sériový odpor pinu Gate, který má v našem případě hodnotu Rg = 1,4 Ω (typ). Bohužel hodnoty indukčností jednotlivých pinů, které bychom nyní potřebovaly, jsou ještě větším problémem. Ty jsou dostupné pouze u lepších tranzistorů. Zde si můžeme pomoct jedině jednoduchou logickou úvahou a jejich přibližným určením. Typická hodnota indukčností jednotlivých pinů bývá někde mezi 1 až 3 nH, v závislosti na typu a velikosti pouzdra. V případě již zmíněných výkonových pouzder typu SO-8 bývá její hodnota spíš k dolní hranici, proto si pro náš příklad zvolíme hodnotu 1 nH. Náš tranzistor má celkem osm pinů, takže čtyři piny jsou označené Drain, tři jako Source a pouze jeden jako Gate. To však znamená, že poslední jmenovaný má díky paralelnímu řazení zbylých pinů nejvyšší indukčnost ze všech.

Na následujícím obrázku je uveden aktualizovaný model tranzistoru s doplněnými hodnotami.


Obr. 5: Aktualizovaný model tranzistoru MOSFET od dodavatele X

Náběžná hrana jako referenční bod
Pro praktické provedení uvedených informací je nejlepší použít tzv. techniku set-up, neboli měření náběžné hrany při sepnutí tranzistoru. Celé měření spočívá v zapojení tzv. emitorového sledovače, řízeného rychlým pulzním generátorem. Získanou podobu impulzní hrany mezi piny source-drain tranzistoru MOSFET můžeme vidět na obr. 6.


Obr. 6: Náběžná hrana jako reference pro dV/dt

Na obr. 7 je uvedené modelové schéma měření, které má upravenou, zkratovanou elektrodu gate. Tím se jednoduše simuluje ideální pin, připojený určitou délkou spoje, která zde hraje hlavní roli.

V našem případě je na desce s plošnými spoji simulován spoj o délce 40 mm, což je poměrně reálná hodnota. Typická šířka spoje na PCB se pohybuje kolem 200 µm. V našem případě si tedy vytvoříme situaci, kdy je mezi budičem a pinem gate tranzistoru MOSFET vložen vodič o šířce 0,25 mm (AWG30) a délce 40 mm. Získané hodnoty pak použijeme jako výchozí referenční bod.

Podle obecné definice, která při kruhovém průměru vodiče stanovuje jeho impedanci na 1 nH/mm, má náš vodič impedanci rovnou hodnotě 40 nH. Odpor Rterm je v obvodu pouze zátěž, vybíjející náboj na výstupním pinu. Tím máme zaručené výchozí napětí 0V a možnost opakování měření.


Obr. 7: Schéma zapojení tranzistoru pro simulaci jeho chování

Na obr. 6 můžeme vidět, že náběžná hrana tranzistoru je přibližně 8,5 ns. Tuto hodnotu můžeme vzít jako referenční hodnotu pro všechny naše další pokusy, pokud tedy nebude uvedeno jinak. Při vlastním testu pak tuto hranu zavedeme přímo na pin Drain, reálného tranzistoru MOSFET a budeme měřit jeho chování.

Na následujících obrázcích je uveden změřený a zároveň nasimulovaný průběh napětí na řídicím pinu Gate, po přivedení náběžné hrany podle dV/dt.


Obr. 8: Naměřený průběh napětí na gate při Tr = 8,5 ns
 
Obr. 9: Simulované průběh napětí na gate při Tr = 8,5 ns

Je pěkné pozorovat, jak spolu oba průběhy velice přesně souhlasí. Nepatrné odchylky mezi naměřeným a simulovaným průběhem jsou způsobené použitím pouze typických hodnot. Hlavní rozdíl představuje pouze rezonanční frekvence, která je v simulovaném obvodu nižší. Tu totiž ovlivňují všechny parazitní LC prvky, především pak ty mezi piny Gate a Drain. Jde o hodnoty Lg_ext, Lg, Ls a Cgs. Pokud bychom tedy v simulátoru použili nižší hodnotu Lg_ext, například 30 nH, obě rezonanční frekvence by se již prakticky téměř rovnaly.

Důvodem uvedeného rozdílu je skutečnost, že pravidlo 1 nH/mm platí pouze pro drát, umístěný ve volném prostoru. V našem případě se však vodič nachází přibližně 1 mm nad plochou umělé země, která jeho indukčnost samozřejmě snižuje. V tomto případě je možné použít vzorec:

Rovnice 8

Kde:
µ = Permeabilita měděného vodiče = 4π10-7
l = Délka = 40mm
D = Průměr vodiče = 0.25mm
d = Vzdálenost od opačného vodiče nebo společné země = 1mm

Provedený pokus nám dává dobré referenční hodnoty pro další práci.

Aktivní redukce vlivu dV/dt
Jedna z prvních věcí, která nás teď jistě napadá, je, zda bychom mohli zpomalit náběžnou hranu. Tím bychom přímo omezili velikost injekce napětí přes CGD. Pokud se na tuto myšlenku zaměříme podrobněji, zjistíme, že existuje hned několik způsobů, jak tohoto lze dosáhnout. První možnost spočívá přímo v tranzistoru HS-MOSFET, který při svém spínání generuje právě ony náběžné hrany. Takže by nám stačilo zajistit řízené (plynulé) spínání tranzistoru HS-MOSFET a měli bychom získat nižší hodnotu dV/dt, ovlivňující druhý tranzistor. Nejjednodušším způsobem je například vřazení sériového rezistoru do jeho řídicího pinu Gate. Nicméně zde existuje i druhá, mnohem účinnější technika a to zvýšení tzv. bootstrap odporu v bootstrap obvodu použitého regulátoru. Ten je umístěn mezi spínačem a zdrojem vstupního napětí regulátoru a obvykle je v podobě diody připojen přímo na samostatný pin. Hlavní výhodou zvýšení tohoto odporu místo přidání odporu do gate tranzistoru je to, že jeho vliv je pouze na náběžnou hranu. Kdežto odpor v gate ovlivňuje jak zapínací, tak ale i vypínací charakteristiku tranzistoru MOSFET a ten se pak v lineární oblasti nachází mnohem delší dobu. To samozřejmě vede k poměrně výrazné ztrátě energie.

Jako alespoň hrubou představu o hodnotě přidaného odporu bych uvedl hodnotu nižší než 10 ohmů a to jak pro bootstrap, tak i gate rezistor. Pro ilustraci snížení vlivu dV/dt jsme na následující měření upravili délku náběžné hrany (Trise-time) na 20 ns.


Obr. 10: Změřený průběh napětí na gate při Tr = 20ns
 
Obr. 11: Simulovaný průběh napětí na gate při Tr = 20ns

Řada lidí se také mylně domnívá, že uvedenou rezonanci napětí na gate je možné potlačit velice jednoduše odporem mezi piny Gate a Source tranzistoru MOSFET. To je však jen mylná představa. Uvedeným odporem je sice možné ovlivnit velikost rozkmitu, avšak není možné zabránit rezonanci. I nadále bude v obvodu docházet k nežádoucímu průniku energie přes kapacitu Cdg a ta bude i dále zvyšovat napětí na řídicí elektrodě. Následující simulace ukazuje příklad při použití velice malého odporu - s hodnotou pouze 3R3.


Obr. 12: Změřený průběh napětí na gate při Tr = 8.5ns a Rg = 3.3
 
Obr. 13: Simulovaný průběh napětí na gate při Tr = 8.5ns a Rg = 3.3

Z uvedených průběhů je vidět, že k zatlumení rezonance dojde nyní sice mnohem rychleji, ale napětí prvního pulsu je ve skutečnosti ještě o něco vyšší, než bývalo dříve. Tento jev se dá vysvětlit tím, že se nyní energie generuje vyšší impedancí, což logicky vede k produkci vyššího napětí. V praktické aplikaci přidání rezistoru k řídicí elektrodě způsobí sice snížení rychlosti reakce tranzistoru na injektované napětí, ale zároveň klesá i rychlost jeho spínání.

Nejlepší technikou, vycházející z třetí rovnice, je návrh obvodu s podstatně nižší indukčností v řídicí elektrodě. Pokud omezíme délku přívodního vodiče ze 40 mm na pouhých 10 mm a navíc zajistíme mezeru mezi zemní plochou menší než 0,5 mm, sníží se podle rovnice 8 hodnota indukčnosti na cca. 5 nH. Výsledek této úpravy je dobře vidět na obr. 14 a 15.


Obr. 14: Změřený průběh napětí na gate s 10 mm vodičem
 
Obr. 15: Simulovaný průběh napětí na gate s 10mm vodičem

Pasivní omezení vlivu dV/dt
Pokud se nám ani uvedenými úpravami v obvodu bootstrap a budiče tranzistorů nepodaří omezit citlivost obvodu na skokové změny v dV/dt, můžeme zkusit použít poněkud netradiční způsob. Ten spočívá v přidání dalšího kondenzátoru mezi piny gate a source. Tím docílíme zvýšení hodnoty energie, potřebné pro otevření LS-MOSFET tranzistoru, což nám zároveň sníží citlivost obvodu na uvedené skokové změny.
Nevýhodou je, že budič tranzistorů, obvykle přímo regulátor, musí v tom případě rovněž neustále nabíjet a vybíjet přidaný kondenzátor. Z tohoto důvodu je nutné, aby byla přidaná kapacita co možná nejmenší. Ideální hodnota je například 3 až 6 krát násobek kapacity CGS LS-MOSFET.

Výsledek experimentu, spočívající v přidání 2nF mezi piny Gate a Source, je uveden na obr. 16 a 17.


Obr. 16: Změřený průběh napětí na gate s přidaným kondenzátorem Cgs = 2 nF
 
Obr. 17: Simulovaný průběh napětí na gate s přidaným kondenzátorem Cgs = 2 nF

Pokud jste již zkusili všechny uvedené techniky a stále se vám nedaří dosáhnout výraznějšího zlepšení situace, je možné použít ještě poslední možnost. Ta spočívá v tzv. snubber, neboli komutačním obvodu, vedoucím přímo k potlačení skokové změny dV/dt.

Komutační obvod se obvykle používá na rychlé utlumení napěťové špičky a zabraňuje vzniku nežádoucích rezonancí. Musím vás však upozornit na to, že pokud obvodu není navržen správně, může vést naopak k dalšímu zvýšení jednotlivých injektovaných špiček. Ty pak v obvodu způsobují problémy s EMC a mohou ohrozit funkci i samotných tranzistorů. Je tedy velice nutné dbát všech doporučení a obvod umístit co nejblíže zdroji špičkového napětí. Z toho ovšem vyplývá i volba použitých hodnot RC součástek, jejichž výpočet bez znalosti prakticky naměřených hodnot je velice náročný. Schůdnou alternativou je pouze simulace projektu, která se však musí rovněž zakládat na praktických měřeních.

RC obvod by měl být umístěn co nejblíže ke spínacímu prvku, tedy paralelně na piny Source a Srain tranzistorů LS-MOSFET nebo HS-MOSFET. V obvyklých případech se obvod zapojuje proti zemi, ovšem není to pravidlem. V opodstatněných případech může být zapojen i proti Vcc.

Při stanovování hodnot RC obvodu se vždy začíná kondenzátorem, který se stanovuje na polovinu rezonanční frekvence. V tu chvíli se počítá s nulovou hodnotou rezistoru RC členu, ovšem není dobré používat kus drátku. Mnohem lepší způsob spočívá v použití rezistoru 0R ze stejné série, z jaké bude vybrán i finální odpor. Tím je hned ze začátku dána i jeho geometrie a materiál, definující zároveň jeho parazitní indukčnost a kapacitu.

Jakmile určíme ideální hodnotu kapacity kondenzátoru komutačního RC členu, můžeme k ní opět do poloviny rezonanční frekvence vypočítat hodnotu odporu. Zde je uveden postup odvození vzorce:

Rovnice 9

Kde:
Fo = Rezonanční frekvence
Lp = Parazitní indukčnost
Cp = Parazitní kapacita

Pokud za Fo dosadíme ½Fo’, získáme pro Cp:

Rovnice 10

Z rovnice 10 nám vychází, že přidaná kapacita má být zhruba 4-násobkem hodnoty parazitní kapacity. Pro výpočet odporu tak můžeme použít polovinu frekvence a hodnotu 4Cp. Použitý komutační kondenzátor tvoří v tuto chvíli ve spojení s parazitární kapacitou tranzistoru polovinu získané frekvence.

Rovnice 11

Kde:
Csn = Kapacita komutačního kondenzátoru
Cp = Parazitní kapacita

Hodnotu odporu získáme výpočtem:

Rovnice 12

Kde:
Rsn = Hodnota komutačního rezistoru

Pro názornou demonstraci poslední techniky byl obvod doplněn o komutační RC člen s hodnotami 2R2 and 2n2. Získané výsledky jsou uvedené na následujících obrázcích.


Obr. 18: Změřený průběh napětí na gate při 2,2 R a 2,2 nF
 
Obr. 19: Simulovaný průběh napětí na gate při 2,2 R a 2,2 nF

V tomto případě se výsledek simulace od změřeného průběhu poměrně dost liší. To je proto, že vstupní impedance reálného obvodu není shodná se vstupní impedancí simulovaného obvodu

Závěr
Jak je vidět, tzv. průstřel tranzistorů v polovičním můstkovém zapojení nemusí nutně znamenat provedení nového návrhu. Článek ukázal a zároveň i praktickým měřením a simulací potvrdil, že existuje celá řada způsobů, kterými vliv skokové změny napětí na zavřený tranzistor, tzv. hodnotu dV/dt, snadno minimalizovat. Samozřejmě se vyplatí přemýšlet už při návrhu a případné úpravy začlenit minimálně z důvodu prevence. To nám sice nezaručí bezproblémový stav za všech situací, ale můžeme si tím poměrně jednoduše usnadnit řešení případných dalších problémů v konečné fázi vývoje.

Reference:
1. Dr J.J. Goedbloed, “Elektromagnetische compatibiliteit”, Kluwer ISBN 90 201 2220 7
2. Robert Kollman, “Constructing Your Power Supply – Layout Considerations”, Texas Instruments Power Supply Design Seminar SEM1600, Topic 4, TI Literature number SLUP224 http://www-s.ti.com/sc/techlit/slup230.pdf
3. L.Balogh, “Design And Application Guide For High Speed MOSFET Gate Drive Circuits”, TI literature number SLUP169 http://focus.ti.com/lit/ml/slup169/slup169.pdf
4. Dr. Howard Johnson, „Parasitic Inductance of Bypass Capacitors“, http://www.sigcon.com/Pubs/edn/ParasiticInductance.htm
5. S.Mappus, “Optimizing MOSFET Characteristics by Adjusting Gate Drive Amplitude, TI Literature number SLUA341 http://focus.ti.com/lit/an/slua341/slua341.pdf
6. B.Lynch, K.Hesse, “Under the Hood of Low-Voltage DC/DC Converters”, SLUP206, http://focus.ti.com/lit/ml/slup206/slup206.pdf
7. D.C.Smith, “High Frequency Measurements And Noise In Electronic Circuits”, Kluwer ISBN 0 442 00636 5
8. Motorola, FET Applications Manual, Motorola Inc. July 1991
9. H.W.Ott, “Noise Reduction Techniques In Electronic Systems”, Wiley-Interscience Second Ediction 1998, ISBN 0 471 85068 3
10. J. Williams, D. Beebe, “Diode turn-on-time induced failures in switching regulators”, EDN January 8 2009, www.edn.com/contents/imagefs/6625436.pdf
11. J. Sherman, J Herbsommer, “Advancing Silicon Performance Beyond the Capabilities of Discrete Power MOSFETs”, TI literature number SLPA006, http://focus.ti.com/lit/ml/slpa006/slpa006.pdf

Autor: Frank Rothoff - Analogový aplikační inženýr - TI

Odkazy & Download:
Domovská stránka firmy Texas Instruments
Domovská stránka firmy Texas Instruments v českém jazyce
Informace o CSD17301Q5A







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk
Příbuzné články:
Minimalizace vlivu skokových změn dV/dt v napájecím zdroji - část 1
Minimalizace vlivu skokových změn dV/dt v napájecím zdroji - část 2

Komentáře (4):

Zobrazit starší 30 dnů (4)...

host
4. Dne 23. 02. 2011 v 18:17 zaslal host
Bez titulku
Jo, pěkný článek. Sice jsem při zvýšení Cgs čekal lepší výsledek, ale jak už bylo řečeno, nakonec je tím nejlepším řešením to nejjednodušší řešení. Správně navržená deska je polovinou úspěchu. :-)


Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
L20 QUECTEL
GPS modul L20 firmy QUECTEL, SiRFStarIV, UART/I2C
od 263 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007