. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Toshiba pracuje na účinnějších klopných obvodech

Toshiba pracuje na účinnějších klopných obvodech

Nová generace klopných obvodů, kterou představila společnosti Toshiba Corporation, je určena k úspoře energie v mobilních a bateriově napájených zařízeních.

Společnost Toshiba Corporation včera zveřejnila zprávu, informující o úspěších při vývoji nové generace klopných (flip-flop) obvodů. Ty využívají moderní 40 nm CMOS výrobní proces, díky čemuž dosahují snížení spotřeby tolik ceněné energie například u mobilních zařízení. Z naměřených dat zkušebních vzorků vyplynulo, že ztrátový výkon nové generace flip-flop obvodů je až o 77 % nižší, než jaký je u tradičních, obecně využívaných logických obvodech. Při použití v čipech bezdrátových sítí to pak znamená dosažení celkové úspory energie až o 24%.


Obr. 1: Konvenční uspořádání klopného obvodu

Klopné obvody, které slouží k dočasnému uložení jednoho bitu dat během aritmetických operací digitálního systémů na čipu (SoC), jsou součástí prakticky všech mobilních a dalších digitální zařízení. V typických SoC obvodech se využívá od 100 000 do 10 milionů klopných obvodů, takže je jisté, že jde o naprosto nezbytnou část každého návrhu.

Typická koncepce klopného obvodu spolupracuje s hodinovým bufferem a invertorem, které jsou pro jeho provoz nezbytné. Jakmile dojde k aktivaci klopného obvodu pomocí hodinového signálu, skokově se na něm zvýší spotřeba energie a to i v případě, že se uložená data nemění. Aby bylo možné poměrně značný ztrátový výkon snížit, musí se použít energeticky úsporná koncepce, vycházející z techniky řízení hodin (Wiki: Clock Gating). Nejde o nikterak převratnou technologii, neboť řízení hodinového signálu se velice často používá například pro zastavení nepoužívaných bloků mikroprocesoru apod. Nicméně, použití automatického řízení hodinového signálu v klopných obvodech přináší úsporu v podobě jeho aktivace pouze v případě změny. Tyto stavy přitom tvoří jen cca. 5 – 15 % všech hodinových taktů, což naznačuje, že zde existuje poměrně velký prostor pro snížení výkonu celého systému.


Obr. 2: Konfigurace klopného obvodu nové generace

Po přihlédnutí k uvedeným skutečnostem, změnila společnost Toshiba, v zájmu úspory energie, strukturu typického klopného obvodu a zároveň odstranila energeticky náročný hodinový buffer. Tato úprava s sebou přináší další problém s kolizí dat mezi obvodem zápisu a obvodem uchování stavu, který výrobce vyřešil tím, že obvod doplnil o adaptivní propojení obvodu s klopným obvodem. Jednoduchou kombinací tranzistoru N-MOS a P-MOS bylo dosaženo oslabení stavové retenční spojky a zabránění vzniku možných kolizí. I přes tyto úpravy došlo k celkovému zjednodušení základní struktury klopného obvodu a snížení počtu tranzistorů z 24 na 22, čímž se zároveň dosáhlo i menších rozměrů jedné buňky.

Uvedené úspěchy byly 23. února 2011 představené na mezinárodní konferenci IEEE International Solid-State Circuits Conference (ISSCC), konané ve Spojených státech.

Odkazy & Download:
Domovská stránka výrobce
Přehled distributorů a kontaktů
Toshiba Develops New Energy-Saving Flip-Flop Circuit







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk

Komentáře:
Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
TK4100ISO-CARD
ISO karta pro RFID R/O s frekvencí 125kHz ve standardu TK4100
Skladem od 8 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007