. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Referenční návrh 10GbE zařízení - Doplněno
1. března 2011 - 7:40 | Pandatron | Referenční návrh 10GbE zařízení - Doplněno | Komentářů: 0  

Referenční návrh 10GbE zařízení

Společnost Altera zveřejnila referenční návrh implementace rozhraní 10-gigabitového Ethernetu do moderní řady obvodů FPGA. Využity jsou rovněž komunikační obvody Broadcom Corporation PHY BCM8727.

10 Gigabit Ethernet
Standard, definující 10-gigabitový Ethernet (jinak označovaný i jako 10GE, 10GbE nebo 10 GigE) byl poprvé zveřejněn již v roce 2002 jako IEEE Std 802.3ae-2002. Standard definuje komunikační rozhraní třídy Ethernet s nominální přenosovou rychlostí 10 Gbit/s, tedy desetkrát rychlejší, než „gigabitový“ Ethernet.

10GbE je definován pouze plně duplexním (full-duplex) spojením, které lze realizovat pomocí jednotlivých přepínačů - switchů. Poloduplexní provoz není v 10GbE možný. Přesto uvedených standard zahrnuje několik různých norem fyzických vrstev (PHY) s tím, že se teprve postupem času ukáže, které z nich získají široké komerční uplatnění. Nicméně samotná síťová zařízení mohou podporovat i několik různých typů PHY, čehož je dosahováno pomocí tzv. zásuvných modulů a PHY a SFP+, což je zde využívané, nejrozšířenější rozhraní.

Aby toho nebylo málo, byl zároveň vyvinut i standard pro WAN PHY, komunikující na 10 GbE. Pravdou je, že uvedené řešení dosahuje o něco nižší přenosové rychlosti, než LAN PHY, ale hlavním cílem je především standardizovat rozdíly a umožnit vznik vysokorychlostních bezdrátových sítí skupiny 10GbE. Jinak jsou WAN PHY a LAN PHY založené na shodné fyzické vrstvě (Physical Medium Dependent sublayers), takže 10GBASE-LR a 10GBASE-LW mohou využívat jednotných optických rozhraní.

Díky svým vlastnostem a především vysoké přenosové rychlosti stačilo jen pár let na to, aby se uvedené standardy přesunuly z teoretického prostředí do praxe. Již v roce 2007, tedy pouhých pět let po zveřejnění standardu, byl prodán více než 1 milion zařízení s portem 10 Gigabit Ethernet a v roce 2009 to již bylo 124 milionů dostupných portů. Jak se alespoň uvádí ve zprávě Channel Gets Rebate on Brocade 10 Gigabit Ethernet Switch.

Referenční návrh
Aby bylo možné dosáhnout jednoduššího nasazení 10GbE standardu i v průmyslových aplikacích, zveřejnila společnost Altera® referenční aplikaci. Jeho cílem je demonstrovat vzájemnou interoperabilitu Altera® 10-Gbps Ethernet Media Access Controller (MAC) a XAUI PHY IP jádra s komunikační HSMC kartou Broadcom Corporation, založenou na PHY BCM8727.

Referenční návrh je součástí aplikační poznámky AN-638, která obsahuje následující části:

  • Popis funkce
  • Architektura systému
  • Subsystém komponent Altera 10GbE
  • Hardware a software
  • Praktické použití referenčního návrhu
  • Mapa systémových registrů

Více informací o Altera 10GbE MAC a PHY XAUI je pak dostupných v 10-Gbps Ethernet MAC MegaCore Function User Guide a Altera Transceiver PHY IP Core User Guide.

Tento referenční návrh demonstruje schopnosti jednotky Altera 10GbE MAC a IP XAUI prvků a jejich vzájemnou spolupráci s čipy Broadcom Corporation BCM8727 PHY.


Obr. 1: Vývojová deska Stratix IV GX

Implementované funkce
Uvedený referenční návrh v obvodu FPGA implementuje následující funkce:

  • Kontrola, testování a sledování provozu Altera 10GbE pomocí systému informačních bodů, rozmístěných v datové cestě
  • Samostatné monitorovací body zahrnují XGMII a sériové fyzické rozhraní (PMA) obvodu Altera 10GbE, stejně jako PMA rozhraní v obvodu Broadcom BCM8727 na PHY čipu, který se nachází na desce HSMC.
  • Externí optické zpětné smyčky na modulech SFP (Small Form Factor Pluggable)
  • Testování s dlouhými bloky dat, s možností konfigurace jednotlivých bloků na počet paketů, datového typy, velikosti a poměrného zatížení. Pseudo-náhodné binární sekvence (PRBS) jsou generovány s reálnými datovými typy v dílčích hodnotách nebo v náhodném pořadí
  • Statistika přenesených dat je generována z PRBS, obvodu monitoringu, MAC vysílače (TX) a MAC přijímače (RX)
  • Třídění paketů podle velikosti odesílaných a přijímaných rámců z MAC
  • Monitoring propustnosti sítě při provozu
  • Uživatelské rozhraní, založené na konzolovém systému. To podporuje dynamickou konfiguraci a monitoring všech registrů, využívaných v obvodu referenčního návrhu.

Architektura systému
Na obr. 2 je uveden blokový diagram architektury systému.


Obr. 2: Architektura systému

Referenční návrh je tedy složen z těchto částí:

Altera 10GBASE-X Ethernet
Subsystém Altera 10GBASE-X Ethernet je dále složen z obvodu řízení přenosu, bloku Ethernet MDIO a Altera 10GbE MAC s PHY XAUI.

Ethernet MDIO
Ethernet MDIO umožňuje ovládat řízení připojeného čipu Broadcom BCM8727 PHY. Jeho prostřednictvím je s pomocí párových registrů nepřímého přístupu (R/W) k dispozici přístup k PHY registrům, jednotlivým portům a k adresnímu prostoru vlastního obvodu.

Řízení přenosu
Blok pro řízení přenosu je napojen k Avalon-ST bloku FIFO v Altera 10GBASE-X Ethernet subsystému, pracujícím v jediném hodinovém cyklu. Jeho úkolem je zasílání paketů do klientského MAC TX a příjem došlých rámců z MAC RX.

Altera 10GbE MAC a PHY XAUI
Subsystém Altera 10GBASE-X Ethernet je složen z bloků Altera 10GbE MAC a IP XAUI PHY s pevně daným PCS. Součástí subsystému je rovněž zajištění přenosu mezi rozhraním MAC/PHY a vyrovnávací pamětí Avalon-ST v klientském MAC rozhraní s jediným hodinovým cyklem.

Na obr. 3 jsou uvedené jednotlivé bloky v Altera 10GbE MAC a PHY XAUI.


Obr. 3: Implementované bloky v Altera 10GbE MAC a PHY XAUI

Deska HSMC s obvodem Broadcom BCM8727 PHY
Zvolená rozšiřující HSMC deska s obvodem Broadcom BCM8727 PHY obsahuje dvoukanálové moduly SFP+ a rozhraní pro optické kabely. K základní desce systému Altera 10GBASE-X Ethernet se připojuje přes konektor HSMC a vzájemná komunikace probíhá prostřednictvím protokolu XAUI PHY. Obvod Broadcom BCM8727 PHY i samotná HSMC deska podporuje dvoukanálové rozraní s využitím obvodu XAUI PHY a modulů SFP+. Uvedený referenční návrh však pro demonstraci vzájemné interoperability využívá pouze jediný komunikační kanál.

PC a konzolový systém
PC a systém konzolového rozhraní slouží ke konfiguraci a kontrole systémového hardware. Počítač může být použit s operačním systémem Windows i Linux, přičemž se pro ukázkové řízení použije aplikace firmy Altera, podporující rozhraní pro programování aplikací (API).


Obr. 4: Pohled na celkový systém referenční aplikace

Závěr
Bližší informace k referenčnímu návrhu i použitá konfigurace hradlového pole je k dispozici u společnosti Altera, nebo v aplikační poznámce AN-638: 10-Gbps Ethernet MAC and XAUI PHY Interoperability Hardware Demonstration Reference Design.

Odkazy & Download:
Domovská stránka výrobce
Přehled distributorů a kontaktů
Altera Ships Lowest Power FPGAs with 6.375-Gbps Transceivers

Aplikační poznámka AN-638
Altera Transceiver PHY IP Core User Guide
10-Gbps Ethernet MAC MegaCore Function User Guide
Channel Gets Rebate on Brocade 10 Gigabit Ethernet Switch
BCM8727 - Dual-Channel 10-GbE SFI-to-XAUI™ Transceiver with EDC







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk

Komentáře:
Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
TK4100ISO-CARD
ISO karta pro RFID R/O s frekvencí 125kHz ve standardu TK4100
Skladem od 8 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007