. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Napájení obvodů FPGA - část 1
10. března 2011 - 8:54 | Ondřej Zelinka, Milan Kolář | Napájení obvodů FPGA - část 1 | Komentářů: 5  

Napájení obvodů FPGA - část 1

V článku jsou diskutovány požadavky na jednotlivá napájecí napětí programovatelných hradlových polí a možnosti jejich zajištění pomocí lineárních nebo spínaných regulátorů. Dále jsou naznačeny způsoby ovlivnění výkonové spotřeby obvodů FPGA samotným systémovým návrhářem.

Současné běžně používané obvody FPGA (Field Programmable Gate Array) neobsahují jen logické bloky a I/O buňky, ale jsou to v podstatě heterogenní obvody zahrnující i manažery hodinového signálu, blokovou paměť, DSP bloky, procesorová jádra apod. Některé tyto bloky vyžadují své specifické hodnoty napájecího napětí. To u obvodů FPGA vede obecně k potřebě většího počtu napájecích napětí. Jedno napájecí napětí, které vyhovovalo u obvodů PLD a CPLD, se postupně u FPGA obvodů zvyšovalo na dvě, v současnosti tři i více (zvláště při potřebě většího počtu I/O standardů). Hlavním důvodem zvyšování počtu napájecích napětí je minimalizace ztrátového tepla vznikajícího na čipu a také rozdílné požadavky na kvalitu jednotlivých napájecích napětí.

Typický FPGA obvod potřebuje ke své činnosti napájecí napětí, která se rozdělují do následujících tří skupin:

  • Napájení vlastního jádra s logickými bloky,
  • Napájení vstupně-výstupních buněk,
  • Napájení speciálních bloků (fázové závěsy, sériové transceivery, konfigurační logika, aj.).

Proudový odběr vlastního logického jádra je většinou stěžejní položkou celkové spotřeby a u velkých obvodů FPGA může mít velikost běžně přes 10 A. Proto velikost napájecího napětí jádra významně ovlivňuje vyzářený ztrátový výkon a zde je otázka snižování napájecího napětí nejaktuálnější. Toto snižování napětí v podstatě souvisí s použitou výrobní technologií a pohybuje se od 3,3 V (u technologie cca 350 nm) až po současných 0,85 V u největších FPGA v technologii 28 nm. Většina výkonové ztráty nevzniká ve vlastních logických prvcích, ale především v propojovacích sítích (běžně přes 60 %).

Napájení vstupně-výstupních buněk závisí na napěťových úrovních I/O standardu, pomocí kterého komunikuje obvod s okolím. Tyto napěťové úrovně se typicky pohybují v rozmezí od 1,2 V do 3,3 V. Aby bylo možné komunikovat na různých pinech obvodu s různými napěťovými úrovněmi současně, rozdělují se I/O piny do tzv. bank. Každá banka pak může být připojena na jiný napájecí zdroj. V jedné bance mohou být kombinovány vstupy a výstupy různých standardů (LVCMOS, LVTTL, LVDS, atd.), ale pouze na stejném napájecím napětí. Počet bank je závislý na velikosti obvodu FPGA a pohybuje se od 8 do 30 (např. u Xilinx Virtex-6). Proudový odběr I/O buněk není rozhodně zanedbatelný, ale ani u největších obvodů FPGA nepřekračuje cca 3 A. Díky obecně vyššímu napájecímu napětí I/O buněk se podílí jejich výkonová ztráta na celkovém ztrátovém výkonu hradlového pole zhruba 15-30 %.

Většina obvodů FPGA obsahuje obvody POR (Power-On Reset), které udržují hradlové pole v resetovacím stavu, dokud nedosáhnou napěťové úrovně napájecích zdrojů stanovených hodnot. Vlastní vstupně-výstupní piny jsou během zapínání napájecího napětí z důvodu ochrany ve stavu vysoké impedance. Jednotlivé napájecí zdroje se mohou zapínat (i vypínat) nezávisle na sobě v libovolném pořadí, ale náběh napájecích napětí by měl být monotónní (bez překmitů). Nepříznivě se může projevit i přítomnost rušivých signálů (napětí) během náběhu. Proto je nutno věnovat náležitou pozornost nejen všem napájecím zdrojům, ale i napájecím rozvodům na desce plošného spoje.

Vliv technologie uložení konfigurace
Významný vliv na dimenzování napájecího napětí představuje technologie použitá pro uložení konfiguračních dat obvodu FPGA. V principu rozeznáváme dva základní typy uložení konfigurace – volatilní uložení (nestálé, závislé na zdroji elektrické energie) a nevolatilní uložení (stálé, nezávislé na napájecím napětí).

Typickým a nejpoužívanějším představitelem volatilních obvodů jsou FPGA na bázi pamětí SRAM. Tyto obvody nejsou schopny pracovat ihned po zapnutí napájecího napětí, ale musí se nejprve nakonfigurovat (většinou z externí paměti flash nebo EEPROM). Tato konfigurace může trvat v závislosti na velikosti obvodu a konfiguračním rozhraní od řádově milisekund do několika desetin sekundy. Vlastní konfigurační proces způsobuje po startu systému zvýšenou spotřebu elektrické energie jádra obvodu FPGA. Tato počáteční proudová špička se označuje jako tzv. nárazový proud (inrush current) – viz obr. 1 [1]. Tento nárazový proud je třeba pro nabití vnitřních kapacit a může mít u velkých obvodů velikost v řádu jednotek ampér [2]. Na zvýšený proudový odběr je pak nutné dimenzovat i napájecí zdroj. Není-li při zapínání napájecích napětí splněna podmínka monotónnosti, může být proces konfigurace zahájen předčasně a při následném poklesu napětí potom může dojít k chybě. Nevýhodu SRAM technologie představuje také vyšší spotřeba energie při běžné činnosti zařízení. I když je obvod FPGA v nízkopříkonovém režimu (low power mod), odebírá ze zdroje stále proud na udržení konfigurace.


Obr. 1: Porovnání průběhu spotřebované energie

Druhou významnou technologií pro uložení konfigurace jsou tzv. antipojistky (antifuse). Z izolační vrstvy amorfního křemíku ve spoji se při průrazu přiloženým napětím stává vodivý polykrystalický křemík. Výhodou této nevolatilní technologie je nižší spotřeba energie navrženého obvodu FPGA a okamžitá použitelnost po zapnutí napájecího napětí (myšleno již po naprogramování). Někdy se tyto obvody proto označují jako „instant-on“. Dalšími výhodami může být malá plocha antipojistek, lepší zabezpečení intelektuálního vlastnictví a vyšší odolnost proti radiaci. Průběh proudu u této technologie po zapnutí napájení v podstatě nevykazuje proudový náraz (viz obr. 1). Nevýhodou je nutnost použití externího programátoru a nemožnost obvod přeprogramovat.

Řešení napájecích zdrojů
Všimněme si nyní, jaké možnosti má návrhář při řešení napájecích zdrojů pro obvody FPGA. Nejprve si pro přehlednost rozeberme jejich označování, principy a charakteristické vlastnosti. Existují dva základní principy regulátorů, které zajišťují přeměnu jednoho stejnosměrného napětí na druhé stejnosměrné napětí - lineární regulátory a spínané regulátory. Každý z nich má své přednosti a nedostatky, o kterých se dále zmíníme.

Lineární regulátory (linear regulators) jsou integrované zpětnovazební stabilizátory, které pracují se spojitým signálem. Jejich významnou předností je malé výstupní zvlnění (malý šum). Proto jsou velmi vhodné zejména pro napájení fázových závěsů, které jsou u obvodů FPGA velmi citlivé na kvalitu napájení. Vstupní napětí lineárního regulátoru Uin musí být vždy vyšší než požadované výstupní napětí Uout, což je určitá nevýhoda. Minimální rozdíl Uin – Uout je označován jako „drop-out“ a bývá řádově desetiny voltů až 2,5 V. Podstatnou nevýhodou lineárních regulátorů je ale velký ztrátový výkon Pz, který na nich vzniká:

Pz = (Uin - Uout) . Iout [W] (1)

Výstupní proud Iout je totožný s proudem vstupním (zanedbáme-li proud zemní svorkou regulátoru) a účinnost tedy závisí pouze na rozdílu výstupního a vstupního napětí. To ve svém důsledku může vést na nutnost použití přídavného chladiče. Proto je obecně vhodnější používat lineární regulátory pro nižší napěťové rozdíly a menší proudy.

Nejjednodušší skupinu těchto regulátorů tvoří integrované tzv. třísvorkové stabilizátory, které až na vstupní a výstupní kondenzátor/y nevyžadují žádné doplňkové součástky. Existuje mnoho obdobných regulátorů s vyšším počtem pinů, jejichž prostřednictvím jsou uživateli poskytnuty přídavné funkce jako je například nastavení velikosti výstupního napětí nebo jeho vypnutí/zapnutí apod. Bez ohledu na počet pinů pouzdra, lze integrované stabilizátory rozdělit podle typu tranzistoru v cestě signálu mezi vstupem a výstupem. V základním typu lineárního regulátoru je použito darlingtonovo zapojení dvou NPN tranzistorů řízené PNP tranzistorem (obr. 2a). Takové regulátory pro svou funkci potřebují poměrně veliký rozdíl mezi vstupním a výstupním napětím, běžně 1,5 V až 2,5 V. Typickým představitelem této skupiny lineárních regulátorů je například známý LM317 nebo 7805. V dnešní době jsou velice populární tzv. LDO (Low Drop-Out) regulátory, které vynikají možností velmi nízkého rozdílu napětí vstupu a výstupu (10 až 500 mV). U LDO regulátorů je výše zmíněná trojice tranzistorů nahrazena jediným PNP (případně PMOS, PFET aj.) tranzistorem (obr. 2c). Poslední skupinou lineárních regulátorů jsou tzv. quasi-LDO regulátory, které jsou svou konstrukcí i vlastnostmi na pomezí regulátorů s darlingtonovým zapojením tranzistorů a LDO regulátorů (obr. 2b). Výhodou regulátorů podle obr. 2a je zanedbatelný proud zemní svorkou v porovnání s výstupním proudem a bezproblémová stabilita regulační smyčky (viz dále).


Obr. 2: Typy lineárních regulátorů

Obecně je použití lineárních regulátorů pro návrháře relativně snadné. Jak již bylo zmíněno výše, často potřebují ke své funkci pouze dvě externí součástky – vstupní a výstupní kondenzátor. Je ale třeba zmínit, že u LDO regulátorů je nutné volit konkrétní hodnotu i typ výstupního kondenzátoru velmi pečlivě. Na vlastnostech tohoto kondenzátoru (především na jeho ESR – Equivalent Series Resistance), záleží stabilita regulační smyčky. Při nevhodné volbě tohoto kondenzátoru může mít výstupní napětí regulátoru tendenci zakmitávat, případně nebude regulace fungovat vůbec. Pro standardní typy LDO regulátorů jsou běžně používány tantalové kondenzátory o velikostech jednotek až několika desítek µF. Pokud je potřeba použít keramické kondenzátory, je vhodné použít speciální LDO regulátory k tomu určené, případně zapojit do série s kondenzátorem odpor kompenzující velmi nízkou hodnotu ESR keramických kondenzátorů. Základním pravidlem při použití LDO regulátorů a keramických kondenzátorů je vyvarovat se umístění kondenzátorů běžně používaných pro tzv. blokování napájecích napětí (kapacity do 100 nF) v těsné blízkosti výstupního pinu LDO regulátoru. V některých případech mohou způsobit problémy i blokovací kondenzátory u pinů napájených čipů, důležitou roli hraje především impedance vedení konkrétního napájecího napětí [3]. Ale především v digitálních návrzích (a ještě výrazněji v návrzích, které kombinují analogovou a digitální část), jsou blokovací kondenzátory s velmi malým ESR a nízká hodnota impedance napájecího vedení důležitými faktory pro udržení hladiny šumu pod únosnou hranicí. Pro bezproblémovou funkci zapojení je vždy potřeba respektovat doporučení výrobce regulátoru (viz ukázka z katalogového listu na obr. 3). Bohužel výpočet reálné hodnoty ESR kondenzátoru zapojeného na výstupu LDO regulátoru (včetně blokovacích kondenzátorů rozmístěných po desce plošných spojů a impedancí vedení) je problematický. Proto je často nejefektivnějším řešením měření odezvy regulátoru na skokovou změnu velikosti zátěže přímo v cílové desce plošných spojů, kde jsou podmínky testů co možná nejblíže reálnému provozu. Pokud má výstup regulátoru při skokové změně zátěže tendenci kmitat, je to známka nevhodného nastavení parametrů. Pokud chce návrhář eliminovat rizika spojená s volbou vhodného typu výstupního kondenzátoru, je možné zvolit některé z novějších typů LDO regulátorů, které bývají nazývány např. Cap-Free, anyCAP apod.


Obr. 3: Oblast stability LDO regulátoru tps76933 [4]

Druhou, poněkud rozmanitější skupinou napájecích obvodů, jsou tzv. spínané regulátory (switching regulators). Rozdělení spínaných regulátorů je možné provést podle použitého typu úložiště energie, který má formu indukčnosti, kapacity, nebo jejich kombinace. Základní tři typy spínaných regulátorů, které jako úložiště energie využívají indukčnost, jsou Step-up (Boost), Step-down (Buck) a tzv. Buck-Boost. Pro napájení obvodů FPGA jsou velmi často používány Step-down regulátory, které zajišťují přeměnu vstupního napětí na menší výstupní napětí. Step-up regulátory nachází široké uplatnění například v bateriově napájených aplikacích, kde je často potřeba přeměnit nízké napětí baterií na vyšší napětí. Buck-Boost regulátory jsou schopné reagovat na změny velikosti vstupního napětí vůči výstupnímu a pracovat jako step-up i step-down. Existuje mnoho dalších topologií spínaných regulátorů, jejichž popis je nad rámec tohoto článku (SEPIC, Flyback, Inverter, atd.). Pro napájení FPGA je často volena koncepce zřetězených regulátorů, tzn., že ze základního napájecího napětí systému (např. 48 V) je nejdříve prvním spínaným regulátorem (nejčastěji izolovaným, tj. jeho výstup je galvanicky oddělen od vstupu) vytvořeno napětí např. 3,3 V, ze kterého jsou dále pomocí Step-down a LDO regulátorů odvozena zbývající nižší napětí.

Zmíněné druhy spínaných regulátorů patří k těm jednodušším typům, přesto vyžadují v porovnání s jednoduchými lineárními regulátory zapojení většího množství externích součástek (rezistory, kondenzátory, cívku, případně externí výkonový prvek). Jejich účinnost se pohybuje od 70 % do 90 % a běžně jsou schopny dodávat proudy v řádu jednotek až několika desítek ampérů. Typickou závislost účinnosti těchto regulátorů na zatěžovacím proudu pro tři různá vstupní napětí ukazuje obr. 4 [5]. Jejich nevýhodou v porovnání s lineárními regulátory (včetně LDO) je komplikovanější návrh - větší citlivost na kvalitu použitých součástek a jejich rozmístění na desce plošných spojů (je vhodné používat doporučené typy cívek a kondenzátory s nízkou hodnotou ESR). Nedodržení výrobcem stanovených doporučení může vést k abnormálně vysokému šumu, pískání, snížení deklarované účinnosti aj. Jednou z možností je tedy použití spínaných regulátorů v podobě integrovaných obvodů a navržení ostatních součástek nezbytných pro jejich funkci přímo na desce plošných spojů s obvodem FPGA. Druhou možností je využití hotových napájecích modulů, které mají na vlastní desce plošných spojů osazen samotný integrovaný obvod spínaného regulátoru i podpůrné součástky (jako příklad lze uvést napájecí moduly Murata nebo Bellnix).

U spínaných regulátorů bývá velmi často implementováno mnoho podpůrných funkcí, které umožňují co možná nejefektivnější, a nejspolehlivější realizaci napájecí časti konstruovaných zařízení. Důležitým faktorem pro dodržení základní podmínky monotónnosti náběhu napájecích napětí může být schopnost korektního rozběhu regulátoru i při nenulovém výstupním napětí (pre-bias output). K tomuto stavu může dojít primárně tak, že kapacitory na výstupu regulátoru jsou před jeho zapnutím nabity z jiných zdrojů. Ne každý regulátor umí za těchto podmínek zajistit následný monotónní vzestup výstupního napětí.

Přesto, že u většiny dnešních běžně používaných FPGA je zásadní podmínkou pro korektní náběh pouze monotónnost vzestupu napájecích napětí při zapnutí systému, bývá v profesionálních návrzích napájení obvodů FPGA využíváno ještě několika funkcionalit moderních spínaných regulátorů. Mezi tyto funkce patří například nastavení spínací frekvence, přechod do tzv. shutdown módu (klidový proud klesne z jednotek mA běžně na desítky µA), ochrana proti přetížení apod. Zajímavou funkcí některých spínaných regulátorů je možnost synchronizace spínací frekvence na externí signál, případně výstup synchronizačního signálu (s fází posunutou o 180°). Použitím těchto synchronizačních pinů je možné zajistit, že dva spínané regulátory pracují v protifázi, a tím výrazně snížit vstupní nárazový proud, vzniklý šum, i nároky na vstupní kondenzátory. Pro limitaci nárazového proudu při nabíjení kapacit výstupním napětím regulátoru v okamžiku zapnutí, je používán tzv. soft-start (rychlost náběhu výstupního napětí bývá omezena na jednotky milisekund). Jednotlivé zdroje je vhodné spouštět řízeně. Je používáno buď postupné spínání zdrojů, kdy napětí z jednoho zdroje povolí náběh dalšího atd. Častější a obecně doporučovanou metodou, je současný náběh napětí tzv. „voltage tracking“ kdy je např. postupným náběhem napětí jádra řízen náběh napětí vstupně-výstupních bloků [6].


Obr. 4: Závislost účinnosti na zatěžovacím proudu [5]

Někteří výrobci FPGA spolu s výrobci napájecích regulátorů dodávají speciální software, který po volbě konkrétního typu hradlového pole, jeho napájecích napětí a proudové spotřeby sám navrhne vhodné regulátory. Příkladem může být např. Power Expert, který pro FPGA firmy Altera doporučuje nejvhodnější regulátory firmy National Semiconductor (obr. 5). Při volbě „Most Efficient“ jsou preferovány spínané regulátory, při volbě „Simpler Design“ software nejčastěji doporučí lineární regulátory. Tento nástroj případně navrhne i obvodové zapojení s vnějšími součástkami. Firma National Semiconductor také nabízí vlastní nástroj v podobě webové aplikace s názvem WEBENCH [7], pomocí které je možné vytvořit návrh napájecích zdrojů pro konkrétní typy obvodů FPGA společností Xilinx, Altera, Lattice a Actel. Tento propracovaný nástroj automaticky vytvoří několik možných řešení v závislosti na uživatelem nastavených požadavcích – napájecí napětí I/O bank, zátěže jednotlivých napětí a optimalizační parametry (efektivita, plocha na desce plošných spojů a cena).


Obr. 5: Power Expert pro volbu regulátorů u FPGA

Další možností řešení napájení je využití napájecích obvodů navržených přímo pro použití s FPGA. Příkladem může být obvod TPS75003 firmy Texas Instruments (obsahuje dva buck regulátory pro napájení jádra a vstupně-výstupních obvodů a jeden lineární regulátor pro napájení speciálních bloků) nebo obvod ISL6521 firmy Intersil (obsahuje jeden spínaný buck regulátor a tři lineární regulátory).

Autoři: Ondřej Zelinka, Milan Kolář - Technická univerzita v Liberci (FM, MTI)

Odkazy & Download:
Domovská stránka firmy Xilinx
Domovská stránka firmy Altera
Domovská stránka firmy Actel







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk
Příbuzné články:
Napájení obvodů FPGA - část 1
Napájení obvodů FPGA - část 2

Komentáře (5):

Zobrazit starší 30 dnů (5)...



Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
TX-SAW 433MHz BOOST
Vysílač AM 433.92MHz, SAW, High power, 28dBm/15V
od 196 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007