. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Implementace CPRI protokolu s DLT PHY
25. května 2016 - 8:00 | Pandatron | Implementace CPRI protokolu s DLT PHY | Komentářů: 0  

Implementace CPRI protokolu s DLT PHY

Referenční implementace CPRI protokolu na obvodech Altera® Stratix® V a Arria® V s využitím vysílačů PHY s deterministickou latencí.

Článek přibližuje implementaci CPRI protokolu (Common Public Radio Interface) na obvodech Altera® Stratix® V a Arria® V s využitím vysílačů PHY s deterministickou latencí. Při popisu přitom vyjdeme z praktické implementace konfigurace a časovacího schéma, odladěného na vysokorychlostních obvodech řady Arria V GX. Základními částmi implementace jsou:

  • Úvod do CPRI specifikace
  • Implementace deterministické latence pro rozhraní CPRI
  • Transceivery pro podporu aplikace CPRI
  • Ladění CPRI na obvodech Stratix V a Arria V
  • Otázka zpětné kompatibility
  • Příklad referenčního návrhu 6G na obvody Arria V GX
  • RE vlastnosti referenčního návrhu
  • Základní omezení CPRI implmentace


Obr. 1: Obvody řady Arria V GX jsou přímo určené pro využití pro spojení vysokorychlostních sériových linek.
Na obrázku Arria II GX FPGA Development Kit

Úvod do specifikace CPRI
Specifikace CPRI definuje rozhraní základnových radiostanic mezi kontrolérem rádiového zařízení (REC) a rádiovým zařízením (RE). Fyzická vrstva podporuje jak klasické metalické rozhraní (například tradiční rozhlasové základnové stanice), tak i moderní optické rozhraní (např. rozhlasové základnové stanice se vzdáleným přenosem signálu). Rozsah specifikace CPRI se omezuje pouze na samotné rozhraní, které v podstatě vychází z rozhraní typu point-to-point. Výhodou takového spojení je integrace všech vlastností, které jsou potřeba pro jednoduché a jasné použití dané REC a RE síťové topologie, včetně přímého propojení víceportových RE, jak je ostatně dobře vidět z obr. 2.


Obr. 2: Základní konfigurace používaná v CPRI topologii

Na obr. 3 je uveden příklad otevřené distributivní architektury základnové stanice, který se vyvíjel paralelně s vývojem příslušných norem tak, aby mohl poskytnout pružnější, levnější a snadno škálovatelné modulární prostředí pro správu rádiového zařízení. Například právě specifikace CPRI zavedla standardizované rozhraní, oddělující základnu vysílače od veškeré správy rádiové zařízení s využitím optického vlákna. Následující obrázek ukazuje příklad architektury 2G/3G/4G základnové stanice, připojené k RRH právě s využitím optických vláken.


Obr. 3: Příklad otevřené distribuované architektury základnové stanice

Rozhraní CPRI může být použito také k zajištění odpovídající radiové frekvence (RF) k RRH v různých sektorových buňkách. Výhodou takové architektury je především snížení výrobních nákladů pro poskytovatele služeb, protože v tom případě musí být v klimaticky náročných místnostech umístěny pouze obvody RRH. Zbylá část základnové stanice může být centrálně umístěna v méně náročném prostředí, kde je rovněž lépe dostupná správě a servisu.

Více informací o CPRI je dostupných přímo v CPRI specifikaci V4.2.

Implementace deterministické latence pro rozhraní CPRI
IP jádro PHY s deterministickou latencí podporuje hned celou řadu standardních protokolů, které deterministickou latenci vyžadují, včetně protokolů:

  • CPRI
  • Open Base Station Architecture Initiative (OBSAI)
  • 1588 Ethernet
  • Jiné specifické protokoly

Software Quartus® II verze 11.1 podporuje pouze protokol CPRI na obvodech Stratix V a Arria V.

Jak již bylo zmíněno v úvodu, CPRI je vysokorychlostní sériové rozhraní, vyvinuté pro mobilní telefonní sítě REC pro uplink a downlink dat z dostupných vzdálených jednotek RE. Obrázek 4 ukazuje strukturu typické implementace CPRI v FPGA obvodech.


Obr. 4: Typická implementace CPRI v obvodech

Data s velkou šířku pásma mohou být odsílána nebo přijímána z více antén současně. Více jednotek RE může být spojeno s jediným REC (konfigurace multihop). Obrázek 5 ukazuje příklad implementace Single Hop a Multihop.


Obr. 5: Single Hop a multihop konfigurace

Aby se zcela zabránilo přenosu rušení v době systémového dělení a přepínání síťové buňky, je nutné přesně určit zpoždění přenosu signálu s minimální tolerancí. V opačném případě může docházet k rušení přenosu v systémech s časově řízeným multiplexem (TDMA), jako je samozřejmě celý globální systém pro mobilní komunikace (GSM) nebo Code Division Multiple Access (CDMA), kde několik vysílacích frekvencí sdílí současně společnou frekvenci. Nižší tolerance zpoždění je žádoucí pro zvýšení účinnosti využití spektra a dostupné šířky pásma. Implementace v obvodech Stratix a Arria V je přímo navržena s ohledem na tuto skutečnost a obsahuje funkce pro minimalizaci tolerance zpoždění pro REC i RE.


Obr. 6: Blokové schéma základní definice CPRI

Závěr:
Bližší informace k implementaci a především požadavkům na časování, je k dispozici u společnosti Altera, nebo v aplikační poznámce AN 653: Implementing the CPRI Protocol using the Deterministic Latency Transceiver PHY IP Core. Více informací o obvodech řady Altera Stratix V, Arria V a Arria V GX je dostupných v následujících odkazech pod článkem.

Odkazy & Download:
Domovská stránka výrobce
Přehled distributorů a kontaktů
Altera Ships Lowest Power FPGAs with 6.375-Gbps Transceivers

Arria GX FPGA: Risk-Free Connection to High-Speed Serial Devices
Aplikační poznámka AN 653
Referenční návrh 10GbE zařízení
Stratix IV GX FPGA Development Kits
CPRI specifikace V4.2







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk

Komentáře:
Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
BC-NBK AUREL
Přijímač AM 433.92MHz, BW=1,2MHz, -97dBm,+5V/3mA
od 83 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007