. : New eShop! - Mobilní verze - Pandatron.cz - Pandatron.sk - Diskuzní fórum - Zakázkový vývoj : .
 
Možnosti implementace PCIe na FPGA
5. května 2009 | Pandatron | Možnosti implementace PCIe na FPGA | Komentářů: 1  

Možnosti implementace PCIe na FPGA

Představení několika základních možností implementace PCI Express rozhraní na obvodech FPGA.

Celá řada dnešních aplikací využívá design založený na obvodech FPGA, které navíc považuje za nedílnou součást jejich řešení. V případě, že se jedná například o měřící, snímací či ovládací zařízení vyžadující rychlé spojení s počítačem PC a přenos větších objemů dat, je často nasnadě sestavit zařízení či jeho část jako interní PCI Express (PCIe) komunikační kartu. Tím je koncovému zákazníkovy nabídnuto zařízení se standardizovaným rozhraním a umožněno tak snadné použití na všech moderních PC.

Přímému použití FPGA obvodu pro komunikaci pomocí PCI Express rozhraní brání požadavek na až několikagigabitový SerDes a potřeba implementace analogových obvodů splňujících poměrně náročné požadavky. Navíc implementace protokolu PCI Express rozhraní vyžaduje dosti složitou digitální logiku, včetně fyzické, Data Link a transakční vrstvy s velkou datovou propustností a vysokou frekvencí, což je i v moderních obvodech třídy FPGA obtížně implementovatelné.

Mezi základní metody používané dnes pro spojení FPGA obvodu s PCI Express rozhraním patří:

  • ASSP/PCI Express Bridge chip
  • FPGA s digitálním kontrolérem soft-IP a implementací SerDes/PHY
  • FPGA s digitálním kontrolérem soft-IP a externím PHY obvodem
  • FPGA s implementovaným PCI Express hard-IP

Každé z uvedených řešení má však své výhody a nevýhody, na které se dále podíváme a pokusíme si představit nejlepší řešení pro danou aplikaci.

ASSP/PCI Express Bridge chip
V tomto provedení je po spojení FPGA a PCIe použit externí obvod, tzv. most označovaný zkratkou ASSP, zajišťující veškerou komunikaci a správu fyzického rozhraní. Toto řešení je poměrně časté ve spojení nejen s FPGA, ale i výkonnějšími obvody řady CLPD. Použití PCIe Bridge má obvykle výhodu v plném dodržení PCIe elektrické specifikace i konečné jednoduchosti implementace v následném logickém obvodu.


Obr. 1: ASSP/PCIe Bridge Chip

Mezi hlavní nevýhody přitom patří:

  • Použití externího obvodu zvyšuje cenu prototypu i koncového zařízení
  • V průběhu sériové výroby může použitý obvod ASSP zastarat
  • Minimální možnost upgrade a vyšší konečná cena pro implementaci PICe pouze 1x a 4x linky
  • V zásadě jednoduché uživatelské rozhraní nemusí být často vhodné pro použití ve výkonných aplikacích
  • Návrhář musí pracovat pouze s dodanými funkcemi ASSP a obcházet známá errata

FPGA/digitální kontrolér soft IP a externí obvod PHY
Toto řešení je následníkem předchozího, ale využívá levnější externí obvod, představující pouze fyzické PHY.


Obr. 2: FPGA soft IP a externí PHY

Výhody tohoto řešení jsou:

  • Nižší náklady pro střední a velké série
  • Plné dodržení PCIe elektrické specifikace
  • Nemá omezení v endpoint-only designs

Nevýhody tohoto řešení jsou:

  • Placená IP licence především u malých objemů výrazně zvyšuje koncovou cenu
  • Pro vytvoření PCIe rozhraní je vyžadována část logiky, která může v samotné aplikaci chybět
  • Pro spojení s PHY vyžadována řada I/O FPGA (typicky spojeno pomocí PIPE rozhraní) často komunikujících až na 250MHz
  • Nemožnost upgrade na x8 či PCI Express 2.0, stávající PHY podporují pouze PCI Express 1.1 specifikaci x1 a x4

FPGA s digitálním kontrolérem soft-IP a integrovaným SerDes/PHY
Toto řešení vyžaduje použití FPGA s integrovaným gigabitovým SerDes obvodem i následným PHY.


Obr. 3: FPGA soft IP a interní SerDes/PHY

Základní výhody jsou:

  • Jediný čip snižuje výrobní náklady
  • Snadný upgrade na x4, x8, případně i PCI Express 2.0 v závislosti na schopnostech obvodů v FPGA
  • Žádné omezení v endpoint-only designs

Nicméně i toto řešení má své nevýhody:

  • Potřeba IP licence značně zvyšuje náklady na zařízení vyráběných v malých sériích
  • Část logiky FPGA potřebná pro PCIe může v samotné aplikaci chybět

FPGA s integrovaným PCI Express hard IP
Jedním z dalších možných řešení je použití FPGA obvodu s již integrovaným tzv. hard IP, SerDes/PHY a digitální vrstvou (MAC, Data Link, transakce).


Obr. 4: FPGA s interním PCI Express IP

Takové řešení má některé výhody odlišné:

  • Jediný čip snižuje výrobní náklady
  • Umožněn plynulý přechod k x4, x8 a PCI Express 2.0 pouze v závislosti na schopnostech integrovaného IP
  • Celá logika FPGA je poté plně k dispozici konkrétní aplikaci

Nicméně i toto řešení má své nevýhody:

  • Až donedávna bylo vyžadováno použití nejvyšší řady FPGA, nyní je však hard IP pro PCIe podporováno i v obvodech nižších řad
  • Návrhář musí pracovat s dodanými funkcemi a zohledňovat známé errata bez možnosti přizpůsobení
  • K dispozici tzv. textilie interface, obsahující několik stovek signálů, což obvykle znepříjemňuje jeho použití
  • Obtížná migrace vzhledem k pevně daným prostředkům a dostupného rozhraní

Řešení problémů s Easy-to-use textilie rozhraním
Mnoho otázek vyplývajících z použití FPGA s PCI Express hard IP lze řešet pomocí implementace EZDMA modulu a robustního uživatelského rozhraní.
PLDA EZDMA modul je navržen tak, aby kompletně obsloužil IP a oddělil složitý textilie interface od uživatelského návrhu. Je určen jak pro návrháře s malou nebo žádnou zkušeností s PCI Express, tak i pro zkušené vývojáře hledající snadno použitelné, avšak robusní řešení PCIe.


Obr. 5: EZDMA Interface

EZDMA také umožňuje snadnou migraci z PLDA do PCI Express soft IP, což návrhářům umožňuje zvolit vždy to nejlepší řešení ve své třídě, aniž by vznikly problémy a potřeba dalšího vývoje. Navíc PLDA do svého EZDMA začleňuje PCI i PCI-X architekturu rozhraní, které umožní snadný přechod ze starého rozhraní a upgrade.
EZDMA řešení umožňuje použití nejen high-end FPGA, ale i obvodů z nižší řady a tedy obvodů s nižší cenou z nabídky firem Altera a Xilinx.

Podporovanými typy jsou:

  • Altera Stratix IV GX, Arria II GX
  • Xilinx Virtex-5 LXT, FXT, TXT, Virtex-6 LXT, SXT, Spartan-6 LXT

V jednotlivých obvodech přitom EZDMA využívá zhruba 2k až 5k LUT a 4kB pamětí, v závislosti na konkrétní konfiguraci.

Mazi další funkce PLDA EZDMA rozhraní patří:

  • Familiar Master (DMA)/Target type interface, doplněný o easy-to-use high-performance multi-channel DMA
  • Scatter-gather (DMA chaining) s podporou řady DMA kanálů
  • Memory-mapped "Slave" rozhraní ideální pro registry, paměť a I/O přístup
  • Plně konfigurovatelný pro FPGA optimalizace
  • Podpora nízkopříkonového módu
  • Hardware-proven IP, rozmístěný ve více než 400 návrzích
  • Krom toho může být EZDMA modul snadno použit při migraci FPGA návrhů na ASIC a strukturovaný ASIC


Obr. 6: Obvod PLX na PCIe kartě firmy ASIX

Závěr:
Přesto že existuje několik možností vytvoření PCI Express rozhraní přímo v FPGA, rostoucí nabídka obvodů s integrovanou PCI Express podporou i kompletním řadičem si rychle získává své uznání jako preferovaný způsob minimalizující problémy s návrhem a snižující čas potřebný pro vývoj a uvedení zařízení na trh. Tím si tato řešení získávají stále větší oblibu a přinášení řešení pro budoucí obvody FPGA pomáhající zajistit rovnováhu mezi funkčností, flexibilitou a výkonem.

Odkazy & Download:
Domovská stránka firmy Xilinx
Domovská stránka firmy Altera

PLDA EZDMA IP for Xilinx Virtex-5
PLDA EZDMA IP for Altera Stratix IV GX, Stratix IV E, Stratix IV GT







GooglePlus1 FaceBook Twitter del.icio.us DiGG Google StumbleUpon Google Buzz Email RSS PDF Tisk

Komentáře (1):

Zobrazit starší 30 dnů (1)...

host
1. Dne 05. 05. 2009 v 12:16 zaslal host
Bez titulku
Obvody PLX znam, ale je to spousta prace to rozjet. S EZDMA zatim nemam zadne zkusenosti, ale co tak ctu, jedna se zrejme o zajimavou vec.


Název příspěvku: Vaše jméno: host
                 
  Zakázat formátování [Zakáže kódování a nahrazování smajlíky.]
Připojit soubory
reklama:
PUSBIO1R - Multifunkční relé s USB rozhraním
Multifunkční relé s USB rozhraním - PUSBIO1R patří do skupiny nové řady USB – relé a USB – I/O převodníků. Moduly jsou vybaveny výkonovými relé a izolovanými vstupy. Pro ovládání slouží aplikace PUSBIO – Control Software.
Skladem od 345 Kč

Informace uvedené v článcích jsou platné v době jejich vydání a samotné články jsou určeny pouze jako zdroj informací. Autor článku ani správce webu nenesou žádnou zodpovědnost za případné újmy na majetku a zdraví. Názvy společností a výrobků, loga a další multimediální materiál mohou být ochrannými známkami příslušných společností.
RSS kanály: | |
+420 723 846 377
info@pandatron.cz
Všechna práva vyhrazena | mobilní verze | © Copyright 2000 - 2016 ISSN 1803-6007